Mots-clés: Modélisation de systèmes pluridisciplinaires (VHDL-AMS), Auto-adaptation et Auto-organisation matérielles, Calcul embarqué, Systèmes reconfigurables, Réseaux sur puce reconfigurables (RNoC), Algorithme de routage tolérant aux fautes, FPGA, Traitement du signal (ECG, Filtrage adaptatif, Détection de QRS), Instrumentation biomédicale

Poste de MCF (2012-)

Un descriptif plus détaillé sera bientôt affiché

Poste d’ingénieur de recherche (2010-12)

Un descriptif plus détaillé sera bientôt affiché

Recherche post-doctorale (2009-10)

Dans la période 2009/10, j’ai effectué un stage de recherche post-doctoctoral au sein du laboratoire d’Imagerie Adaptative et Diagnostique Interventionnelle - IADI à Nancy sous la direction de professeur Jacques Felblinger.

En Imagerie par Résonance Magnétique (IRM), les mouvements volontaires et involontaires du patient restent une limite pour le diagnostic et l’analyse fonctionnelle car ils induisent des artéfacts sur les images. Le projet du Laboratoire IADI est d’améliorer l’imagerie des organes en mouvements et donc de fiabiliser le diagnostic en IRM cardiaque, rénale, hépatique et cérébrale. Une approche d’imagerie adaptative prenant en compte les mouvements physiologiques du patient et/ou de ses organes, en les intégrant aux processus d’acquisition, de reconstruction et de traitement des images est utilisée. Dans ce contexte, 4 axes complémentaires sont développés en parallèle: (i) le recueil, analyse et interprétation des mouvements physiologiques en temps réel, (ii) adaptation des paramètres d’acquisition d’images en temps réel aux informations recueillies , (iii) la reconstruction des images et les algorithmes de post-traitement, et (iv) l’intégration des informations de mouvements à l’analyse fonctionnelle.

Pour le recueil des signaux, des capteurs compatibles IRM faisant appel à des technologies microélectroniques et optiques ont été développés en collaboration avec l’université de Strasbourg et la société Schiller Médical en Alsace. Ces capteurs concernent notamment la mesure de l’ECG, la mesure du champ magnétique et des capteurs en cours de développements pour la mesure des mouvements du patient. Afin de renforcer cet axe et rester leader dans le domaine, le laboratoire IADI m’a proposé ce stage de recherche post-doctoral consistant principalement à poursuivre les travaux menés jusqu’à présent sur le projet ANR SmartMR ECG. Les objectifs principaux de ce stage post-doctoral peuvent être répartis en deux axes. L’idée maîtresse du premier axe de recherche est d’intégrer les deux capteurs (le capteur ECG et le capteur à effet Hall mesurant le champ magnétique) déjà développés, sur une même puce en y rajoutant de l’intelligence en vue d’effectuer dans les toutes premières phases de l’acquisition des signaux physiologiques des traitements nécessaires, consistant essentiellement à enlever les artéfacts générés par l’environnement IRM, et dans le but de faciliter et améliorer les post-traitements ultérieures indispensables pour l’imagerie adaptative. Le deuxième axe de ce stage post-doctoral consiste à reprendre les travaux dans le domaine du traitement du signal, menés au cours de ces dernières années au sein du laboratoire IADI. Ces travaux concernent notamment les recherches effectuées sur le traitement des signaux physiologiques, en vue de les adapter pour une utilisation temps-réel assurant non seulement leur monitorage (caractérisé par des contraintes temporelles moins fortes), mais également leur utilisation pour les tâches de synchronisation avec les mouvements cardio-respiratoires indispensables pour l’imagerie adaptative (caractérisés par des contraintes temporelles plus fortes). La plupart des travaux réalisés dernièrement dans ce domaine au sein du laboratoire, notamment dans le cadre de la thèse de Mr Julien Oster, montrent d’une part, de très bons résultats du point de vue fonctionnel: une bonne élimination des artéfacts générés par l’environnement IRM des signaux physiologiques (signal ECG) et une bonne détection des complexes QRS dans les signaux ECG enregistrés dans l’environnement IRM. D’autre part, l’utilisation de ces méthodes est dans la plupart des cas limitée à une utilisation offline c’est à dire, sur des signaux physiologiques déjà enregistrés et stockés. De plus, ces méthodes développées nécessitent des traitements et calculs intensifs ne pouvant pas être facilement réalisés dans les systèmes à base de microprocesseur (solution logicielle). Pour répondre à cette demande de calcul intensif, des solutions matérielles caractérisées par un degré de parallélisme plus important et une flexibilité plus élevée, doivent être envisagées (circuits FPGA).

Thèse de doctorat en électronique (2006-09)

Les travaux de recherche menés au cours de ma thèse ont été initiés dans le cadre du Collège Doctoral Franco-Allemand intitulé Systèmes de Calcul Reconfigurable, Adaptable, Autonomique et Organique débuté en octobre 2006 et en collaboration entre le groupe dirigé par le Professeur Christophe BOBDA de l’IFI (Institut für Informatik) de l’université de Potsdam, le laboratoire LIEN dirigé par le Professeur Serge WEBER de la Faculté des Sciences et Techniques de Nancy 1 et le Maître de Conférences Camel TANOUGAST du laboratoire LICM de l’université Paul Verlaine de Metz. L’objectif principal de ces travaux de recherche était de développer une nouvelle approche architecturale pour la conception de systèmes auto-organisés à base de technologies reconfigurables. Les travaux de recherche menés au cours de cette thèse ont fait objets de 6 conférences internationales, une revue internationale et trois communications nationales dont les références sont données dans la section Publications.

Résumé

Afin de répondre à une complexité croissante des systèmes de calcul, due notamment aux progrès rapides et permanents des technologies de l’information, de nouveaux paradigmes et solutions architecturales basées principalement sur des structures auto-adaptatives et auto-organisées doivent être élaborés. C’est dans ce cadre que s’insèrent les travaux de recherche effectués au cours de cette thèse qui consistaient à développer une architecture auto-organisée de type Reconfigurable MPSoC s’appuyant sur les technologies reconfigurables FPGA.

La stratégie de recherche proposée consistait à développer une approche architecturale mettant en oeuvre le concept d’auto-organisation par l’exploitation de la reconfigurabilité dynamique (RD) des circuits FPGA tout en recherchant à satisfaire la notion d’Adéquation Algorithme - Architecture. L’objectif de ces travaux était d’élaborer le principe d’une auto-organisation matérielle en vue d’aboutir à des architectures de calcul embarqué capables de s’auto-restructurer par reconfiguration, s’auto-gérer de manière autonome et sans contrôle externe tout en répondant à des contraintes multiples de conception ou de traitement (contrainte de temps, puissance de calcul, flexibilité, tolérance aux fautes, etc). L’approche architecturale de calcul embarqué auto-organisée proposée dans cette thèse repose à la fois sur une structure de communication reconfigurable de type NoC (Network on a chip) adaptée à la technologie reconfigurable FPGA et sur des structures originales de communications informationnelles contribuant à mettre en oeuvre le principe d’auto-organisation.

La première étape de cette thèse a consisté à identifier les principales caractéristiques du principe d’auto-organisation et à les transposer dans le domaine de la conception matérielle des systèmes embarqués à base de technologies reconfigurables. Ainsi, un système reconfigurable auto-organisé et ses principales propriétés associées (adaptabilité, autonomie, robustesse, flexibilité, anticipabilité, contrôle décentralisé) ont été définies et caractérisées. L’intérêt d’utiliser de la technologie reconfigurable dynamique des circuits FPGA pour la mise en oeuvre matérielle de systèmes possédant de telles propriétés a été montré ainsi bien que les principaux besoins nécessaires pour leurs réalisations. Les principaux besoins identifiés pour la réalisation de tels systèmes ont été recensés: élaboration d’une nouvelle approche de conception architecturale basée sur les caractéristiques du principe d’auto-organisation identifiées dans la première étape, un moyen de communication adapté à la technologie reconfigurable FPGA et développement des mécanismes d’apprentissage au cours du fonctionnement de tels systèmes. Dans cette thèse, les deux premiers points identifiés ont été abordés.

Dans la seconde étape de ces travaux de recherche, un nouveau concept architectural associé aux propriétés d’auto-organisation définies dans la première partie est proposé CI 5. Cette approche architecturale est caractérisée par la mise en oeuvre du principe d’auto-organisation à travers le développement matériel de nouvelles structures de communications informationnelles internes, circulaires localement et globalement au système auto-organisé proposé (notion de flux et de descripteur). Ce concept original permet des échanges d’informations entre les modules constituant le système, sans un contrôle centralisé et tout en générant une conscience interne parmi l’ensemble des entités le constituant, dans le but de répondre à tout changement ou évolution du système. Ce concept a été également détaillé à travers un exemple concret du fonctionnement auto-organisé du système proposé, lors d’une défaillance temporaire ou permanente d’entités le constituant, par changement ou substitution fonctionnelle de ses modes de fonctionnement.

La troisième étape de cette thèse a porté sur la conception d’une structure de communication sur puce (NoC) adaptée pour les systèmes reconfigurables auto-organisés à base de technologie FPGA. Les besoins pour une telle approche de communication ainsi bien que ses caractéristiques principales ont été justifiés et présentés. Dans ce contexte, nous avons proposé deux nouvelles architectures de routeur sur puce (CuNoC CI 2, CI 4, R 2] et QNoC CI 6) correspondant à une évolution pour architecture NoC adaptée aux systèmes reconfigurables. Une analyse et une comparaison détaillées de leurs principaux avantages et inconvénients ont également été effectuées. Un algorithme de routage pour une architecture reconfigurable NoC et associé à ces deux architectures de routeurs proposées a été également développé et validé fonctionnellement au niveau de simulation CI 7.

En vue de valider l’approche architecturale globale du système auto-organisé proposé et associé aux concepts, mécanismes et structures de communication sur puce adoptés, dans la dernière étape de cette thèse, nous avons présenté les résultats de l’exécution d’une auto-organisation de notre architecture dans le cas d’un traitement d’images temps réel défaillant au cours du temps tout en maintenant une Adéquation Algorithme - Architecture. L’objectif principal de cette partie était une validation expérimentale de l’ensemble des aspects conceptuels abordés au cours de ces travaux de recherche.

Contributions

Les travaux menés pendant cette thèse sont originaux en plusieurs points et à plusieurs niveaux, car ils apportent:

  • une formalisation du concept d’auto-organisation et sa transposition dans le domaine de la conception matérielle des systèmes embarqués à base de technologies reconfigurables,

  • une proposition architecturale mettant en oeuvre les principales propriétés du principe d’auto-organisation,

  • la proposition de deux types d’architectures d’un réseau de communication sur puce adaptés pour de systèmes reconfigurables auto-organisés,

  • la proposition d’un algorithme de routage tolérant aux fautes et associé aux réseaux de communication sur puce proposés,

  • une réalisation d’un prototype opérationnel d’une architecture embarquée auto-organisée pour le traitement d’images temps réel validant expérimentalement la plupart des concepts développés au cours de ces travaux de recherche.

Master recherche en électronique (2006)

Mon stage de Master Recherche était encadré par Philippe Poure, Maître de Conférences à l’université Henri Poincaré de Nancy. Le sujet du stage portait sur la modélisation VHDL-AMS d’un filtre actif triphasé de puissance et sur l’implantation de sa commande numérique sur une plate-forme FPGA. Le stage a fait objet d’une conférence internationale et d’un article de revue dont les références sont données dans la section Publications.

Résumé

Le but principal des travaux effectués au cours de ce stage de master recherche était de présenter la modélisation d’un système pluridisciplinaire à l’aide du langage VHDL-AMS et de comparer les résultats ainsi obtenus avec d’autres approches de modélisation similaires. Le système choisi était un filtre actif triphasé à trois bras structure tension constitué de plusieurs parties intégrant les domaines de l’électronique de puissance, de l’électrotechnique et de l’électronique numérique. Dans un premier temps, le système complet (le filtre actif) a été modélisé au niveau comportemental à l’aide du langage VHDL-AMS et validé fonctionnellement. Ensuite, l’environnement de puissance ainsi modélisé a été réutilisé pour la conception d’une commande numérique de ce filtre actif triphasé. Deux architectures pour la commande directe étaient proposées et une analyse de chacune a été effectuée en citant leurs avantages et inconvénients principaux. En prenant en compte les contraintes imposées par l’environnement de puissance et par le coût de réalisation, une d’entre elles était choisie pour l’implantation sur une cible plate-forme FPGA. De plus, les résultats issus de cette modélisation VHDL-AMS ont été comparés avec ceux obtenus à l’aide d’autres outils comme Matlab Simulink tout en mettant en avant l’intérêt principal d’utiliser un langage de modélisation mixte tel que VHDL-AMS permettant d’accroître l’efficacité des techniques et méthodes de conception de systèmes mixtes et pluridisciplinaires CI 1, R 1.

[CI 7] S. Jovanovic, C.Tanougast, S.Weber and Christophe Bobda: “A New Deadlock-free Fault-tolerant Routing Algorithm for NoC Interconnections”, FPL - 19th International Conference on Field Programmable Logic and Applications, Prague, Czech Republic, August 31 - September 2, 2009. pdf

[CI 6] S. Jovanovic, C.Tanougast and S.Weber: “A New High-Performance Scalable Dynamic Interconnection for FPGA-based Reconfigurable Systems”, 19th IEEE International Conference Application-specific Systems, Architectures and Processors (ASAP) July 2-4, Leuven, Belgium 2008.pdf

[CI 5] S. Jovanovic, C.Tanougast and S. Weber: “A New Self-Managing Hardware Design Approach for FPGA-based Reconfigurable Systems”, Lecture Notes in Computer Science Vol. 4943, Reconfigurable Computing: Architecture, Tools, and Applications, 4th International Workshop, ARC 2008 Proceedings LONDON UK, march 2008.pdf

[CI 4]S. Jovanovic, C. Tanougast, C. Bobda and S. Weber: “CuNoC: A Scalable Dynamic NoC for Dynamically Reconfigurable FPGAs,” FPL - 17th International Conference on Field Programmable Logic and Applications, Amsterdam, Netherlands, 27-29 August 2007.

[CI 2] S. Jovanovic, C. Tanougast, C. Bobda and S. Weber: “A Dynamic Communication Structure for Dynamically Reconfigurable FPGAs”, Reconfigurable Communication Centric SoCs, ReCoSoC07, June 2007, Montpellier France.

[CI 1] S. Jovanovic and P. Poure, “Design of power electronic digital controller based on FGPA/SOC using VHDL-AMS language”, Invited paper at 2007 IEEE International Symposium on Industrial Electronics ISIE07, special session Electronics systems on chip, 4-7 juin 2007, Vigo Spain

[R 2] S. Jovanovic,C. Tanougast, C. Bobda and S. Weber: “CuNoC: A dynamic scalable communication structure for dynamically reconfigurable FPGAs”, Journal of Microprocessors and Microsystems, Volume 33, Issue 1, February 2009, Pages 24-36 pdf

[R 1] S. Jovanovic, P. Poure, S. Saadate and S. Weber: “Design of a fully digital controller for a shunt three-phase active filter using VHDL-AMS language”, International Journal of Electronics, Volume 95, Issue 10 October 2008 , pages 1055 - 1071.